素肉厂家
免费服务热线

Free service

hotline

010-00000000
素肉厂家
热门搜索:
产品介绍
当前位置:首页 > 产品介绍

机械网--DVB-C解交织器的FPGA实现

发布时间:2021-11-18 06:33:17 阅读: 来源:素肉厂家
机械网--DVB-C解交织器的FPGA实现

卷积交织和解交织原理简介在DVB-C系统当中,实际信道中的突发毛病常常是由脉冲干扰、多径衰落引发的,在统计上是相干的,所以1旦出现不能纠正的毛病时,这类毛病将连续存在。因此在DVB-C系统里,采取了卷积交织来解决这类问题。它以1定规律扰乱源符号数据的时间顺序无明确拆迁计划什么意思,使其相干性减弱,然后将其送入信道,解交织器按相反规律恢复出源符号数据。 DVB-C的卷积交织和解交织原理为:交织由I=12(I为交织深度)个分支构成。每个分支的延时逐渐递增,递增的单元数M=n/I=204/12=17(M为交织基数)。这里的数据单位为字节。0支路无延时,1支路延时17个符号周期,11支路则延时l7×11个符号周期。输入端有1开关随着时间推移顺次连接各个延时支路,输出端有1开关与输入端逐1对应,同步连接各延时支路。 解交织器的实现解交织器的FPGA实现原理本文采用RAM分区循环移位法来实现,由于RAM里面暂存1位数据,只需要用1个逻辑门大小的资源,比基本寄存器暂存1位数据需要12个逻辑门大小的资源要优化很多。用RAM分区循环移位法来实现解交织器,就是把RAM分成11个区。 每个区的大小为(单位为字节):Ni=M*(I-i-1)(i=0家里被强拆怎么保留现场,1,2, …,(I⑴))这里i为RAM所分区的区号。由于11支路不需要延时,所以 RAM的11分区大小即N11为0。本文在RAM前面设置1个地址控制器,这是解交织器关键的1步。RAM每区有1个首地址和区内偏移地址,分别用1个寄存器来存储。在地址控制器里产生每区的首地址和区内偏移地址,从而进1步产生RAM的读写地址。解交织器的FPGA实现把解交织器的深度I和基数M设成参数,以增强程序的通用性。如果以后设计的解交织器的系数I和M需要改动,只要把参数值重新设置1下就可以够了,不需要改动程序。由前面的计算可知,解交织器总共需要延时的比特数,也就是RAM的大小应当为8976比特。 可以用下面1段程序实现首地址的初始化:FirstAddr[0]=0;for(i=1;i<(I⑴);i=i+1)FirstAddr[i]=(I-i)*M+FirstAddr[i⑴];也就是说0~11支路的首地址在RAM中分别为0,187,357,510,646,765,867,952,1020,1071,1105。RAM每区的字节数可以由参数来表示,即为(I-i⑴)*M,i为分支号。每区内偏移地址SectAddr[i]初始化为0,每写入1个数据,递增1并与由参数表示的每区的字节数进行比较,若两数相等,则SectAddr[i]重新设为零,保证区内偏移地址在每区内循环移动。由上可知,RAM每区的读写地址为:FirstAddr[i]+SectAddr[i](i为RAM分区号)图1所示的就是由Altera MegaWizard工具配置的双口RAM。RAM每区的读写地址相同,也就是先读出给定地址单元的数据后,再写入新的数据。这里要同时产生读写操作,所以要使用双口RAM。每隔1个时钟周期,RAM读写指针就跳到下1个RAM区,这样读写指针在RAM的11个区循环移动,实现解交织。图1 解交织器的实现框图图2为解交织器在Mentor公司的Modelsim SE环境下的逻辑仿真图。Clk为时钟信号,Reset为异步复位信号,ClkEn为时钟使能信号,高电平有效,FrameFirstIn为帧同步信号,高电平有效。DeinterleaverIn为输入数据。设计时要注意数据同步问题,要不然会造成数据错位,导致设计的失败。DeinterleaverIn为了在selector模块输入时和RAM的输出数据q保持同步,要作相应的延时,同步延时后DataIn4,同理,对应地RAM的输入数据DataIn1,selector模块的使能信号ClkEn4等也是经过同步处理得到。Flag为selector模块的选择控制信号,当Flag信号为0~10时,选择RAM的输出数据q作为输出,而当Flag=11时,则选择DeinterleaverIn经过同步处理后的数据DataIn4作为输出,从而保证在解交织器的11支路实现无延时输出。在解交织器的最前面输出的字节有些是无效的,加1个DataEffect模块是为了等全部字节都有效时,才把FrameFirstOut信号置高,告知后面的模块数据开始全部有效。图2 解交织器的Modelsim仿真图从资源利用方面考虑,使用RAM分区循环移位法来实现DVB-C解交织器比全部用基本寄存器或用配置FIFO的方法来实现要优化很多。为了更好地验证,本文把设计在synopsys 公司的synplifypro软件环境下进行综合,选用Altera公司的Cyclone EP1C12Q240C8器件。由于使用了软核IP,所以再把生成的*.vqm文件导入synopsys公司的QuartusII 软件进行再综合,选择1样的器件类型和型号,结果说明采取双口RAM设计所使用的资讯分类行业动态帮助文档展会专题报道5金人物商家文章